研究背景
在微电子工业中，原子层沉积(ALD)是一种通常用于在半导体沟道上沉积高质量高κ介电材料(如Al2O3和HfO2)的可靠技术，具有原子级精度。然而，直接在2D半导体上进行ALD沉积面临很大困难。为了解决这些问题，科学家们开发了许多界面工程方法，如等离子预处理和有机或无机种子层的预沉积，以激活2D表面，促进随后的ALD过程。这些方法虽然在一定程度上解决了成核问题，但也引入了界面电荷散射增强、热稳定性差或整体栅极电容降低等新的问题。与此同时，范德华(vdW)集成方法，即高κ介电材料或前驱物先分别制造，然后物理层叠到2D半导体上，提供了一种低能量、无损伤的介电材料集成方法。这种方法能够有效减少界面陷阱态和栅极滞后。然而，在大多数情况下，转移过程中需要使用牺牲层，如石墨烯、聚乙烯醇或Sr3Al2O6，以使介电材料可转移。这些牺牲层的去除通常需要破坏性的步骤，如O2等离子蚀刻和溶液蚀刻，随后的高能量金属蒸发可能会引入缺陷、残留污染和增加介电材料的粗糙度，甚至使超薄介电材料非绝缘。因此，许多具有转移介电材料的2D晶体管物理厚度较大(≥4.5nm)，难以实现其全面性能的研究。为此，南开大学材料科学与工程学院张磊，吴金雄等人在“Nature Electronics”期刊上发表了题为“Vertically grown metal nanosheets integrated with atomic-layer-deposited dielectrics for transistors with subnanometre capacitance-equivalent thicknesses”的最新论文。本研究团队提出了一种垂直金属辅助vdW集成方法，以制造亚1nm电容等效厚度(CET)的2D晶体管。研究人员开发了一种铋氧化物(Bi2O3)辅助化学气相沉积(CVD)方法，垂直生长单晶金属纳米片，包括钯、铜和金，具有原子级平整表面。这些纳米片可以通过无聚合物机械压合轻松转移到目标基板上，并且在随后的ALD过程中仍能保持原子级平整表面。通过这一方法，研究人员成功实现了在钯纳米片上沉积超薄的Al2O3和HfO2高κ介电材料，而无需使用种子氧化层，从而促进了绝缘层的厚度缩放。 通过一步转移过程，研究人员在几层MoS2或石墨烯上堆叠了小于3nm的Al2O3/Pd和HfO2/Pd异质结构，形成了无有机污染或沉积引起的损伤的清洁vdW界面。这种方法使得石墨/HfO2/Pd金属-绝缘体-金属(MIM)电容器展示了3.9μF/cm²的高电容密度。最终，研究团队成功制备了具有2nm厚Al2O3或HfO2介电材料的顶栅MoS2场效应晶体管(FET)设备，展示了约61mV/dec的亚阈值摆幅、0.45V的低工作电压、107的开/关比、10−6A/cm²的栅极漏电流和~1mV的可忽略滞后。本研究为超薄高κ介电材料在2D半导体晶体管中的应用提供了一种可行且高效的方法。
科学亮点
（1）实验首次通过铋氧化物辅助化学气相沉积方法合成了具有原子级平整表面的单晶金属纳米片。这些纳米片包括钯、铜和金，并且能够垂直生长在基板上。这种方法使纳米片易于通过无聚合物的机械压合转移到目标基板上。（2）实验展示了钯纳米片作为原子层沉积（ALD）平整氧化铝（Al2O3）和氧化铪（HfO2）介电材料的优良表面。使用这种方法，成功沉积了小于3nm厚度的介电层，并保持了生长和转移后的原子级平整表面。这一过程不需要种子氧化层，从而促进了绝缘层的厚度缩放。（3）通过一步转移过程，实验将小于3nm的Al2O3/Pd和HfO2/Pd异质结构堆叠在几层MoS2或石墨烯上，形成了无有机污染或沉积引起的损伤的清洁范德华（vdW）界面。实验得到的石墨/HfO2/Pd金属-绝缘体-金属（MIM）电容器展示了3.9μF/cm²的高电容密度。（4）实验制备了具有2nm厚Al2O3或HfO2介电材料的顶栅MoS2场效应晶体管（FET）设备，这些设备展示了约61mV/dec的亚阈值摆幅、0.45V的低工作电压、107的开/关比、10−6A/cm²的栅极漏电流和~1mV的可忽略滞后。
图文解读
图1：垂直生长的单晶金属化学气相沉积chemical vapour deposition，CVD生长、无聚合物转移和表征。图2：垂直生长钯Pd纳米片的原子层沉积atomic-layer deposition，ALD兼容性和范德华van der Waals，vDW集成。图3：以亚3nm Al2O3/Pd作为顶栅介质和电极的MoS2晶体管。图4：以2nm HfO2/Pd作为顶栅介质和电极的MoS2晶体管。本文首先通过铋氧化物辅助的化学气相沉积（CVD）方法，成功实现了垂直生长单晶二维金属纳米片（如钯、金和铜），并在这些纳米片表面上高质量地沉积了亚1nm厚的高κ氧化物薄膜，如氧化铝和氧化铪。这一创新突破了传统原子层沉积（ALD）技术在2D半导体上的应用难题，避免了由于2D表面缺乏活性位点而导致的非均匀成核和电流泄漏问题。其次，本文提出的一步法集成过程形成了范德华界面，成功将金属-氧化物堆叠与二维半导体有机地结合在一起。这一方法不仅简化了工艺流程，还避免了传统转移技术中常见的牺牲层和高能金属蒸发带来的污染和表面粗糙度增加的问题。这种无损伤、低能量的集成方法为实现极薄介电层的高效栅极控制提供了新的路径。 此外，本文还指出，CVD生长的二维金属纳米片具有干净的表面，为表面增强拉曼散射、扫描隧道显微成像和晶格平面选择性催化等领域的基础研究提供了理想的材料平台。特别是，其在门极调节性能上的优越性使其成为开发低功耗设备和探索二维材料中新奇现象的有力工具。Zhang, L., Liu, Z., Ai, W. et al. Vertically grown metal nanosheets integrated with atomic-layer-deposited dielectrics for transistors with subnanometre capacitance-equivalent thicknesses. Nat Electron (2024).https://doi.org/10.1038/s41928-024-01202-3
